Zu den beliebten Speicherbausteinen älterer PCs gehört auch das Extended Data Output RAM, kurz als EDO-RAM bezeichnet. Dieser Halbleiterspeicher gehört zur großen Familie der DRAMs und stellt eine Weiterentwicklung des Fast Page Mode RAM (FPM-RAM) dar. EDO-RAMs haben das FPM-RAM ungefähr 1996 abgelöst. Auch heute noch erfolgt eine Nachfrage nach diesen Speicherbausteinen, da viele ältere PCs immer noch hiermit arbeiten und nicht auf andere Speichertechniken umsteigen können. EDO-DRAM war in zahlreichen Systemen der 486- und frühen Pentium-Ära verbreitet und kommt bis heute in industriellen Steuerungen, Messgeräten, älteren Notebooks und Peripherie (z. B. Drucker, Router, Embedded-Boards) vor, die auf stabile, definierte asynchrone DRAM-Signale angewiesen sind. Für langfristige Systempflege ist das Verständnis von Eigenschaften, Timings und Bauformen dieser Arbeitsspeicher-Generation entscheidend.

EDO-RAM als DRAM

Das EDO-RAM gehört zur Klasse der DRAMs, dem Dynamic Random Access Memory. Dieses dynamische RAM zeichnet sich durch Bausteine mit wahlfreiem Speicherzugriff aus, die vornehmlich in Computern eingesetzt werden. Dabei erreichen diese RAMs erstaunliche Zugriffszeiten und eine gute Performance. Zu finden sind die Bausteine aber auch in anderen peripheren Geräten, wie zum Beispiel in Druckern. Kern ist ein Kondensator, der entweder entladen oder geladen ist. Er wird über einen Schalttransistor ausgelesen oder mit einem neuen Inhalt überschrieben. Generell gehören EDO-RAMs zu den flüchtigen Speicherbausteinen. Nach Ausschalten der Betriebsspannung geht der Inhalt verloren.

Aufbau und Verhalten eines DRAM: Jede Speicherzelle speichert ein Bit als elektrische Ladung. Da sich diese Ladung kontinuierlich entlädt, benötigt DRAM einen regelmäßigen Refresh (typisch alle 64 ms), der über Zeilenzyklen (RAS-Refresh) organisiert ist. Gesteuert wird der Zugriff über zwei Phasen: RAS (Row Address Strobe) für die Zeilenwahl und CAS (Column Address Strobe) für die Spaltenwahl. EDO-RAM bleibt – wie FPM – asynchron, ist also nicht an einen Systemtakt gekoppelt, sondern reagiert auf die Steuersignale der Speicherlogik.

Stärken von EDO-DRAM in der Praxis: Durch das längere Bereitstellen der gelesenen Daten an den Ausgängen unterstützt EDO schnellere Folgezugriffe innerhalb einer geöffneten Seite (Page). Das reduziert Wartezeiten gegenüber FPM und verbessert die effektive Bandbreite bei Burst-Zugriffen der CPU-Caches.

• Volatil: Daten gehen ohne Versorgungsspannung verloren.
• Asynchron: Signalgetrieben, kein Taktsignal wie bei SDR/DDR-SDRAM.
• Refresh erforderlich: Regelmäßige Auffrischung der Zeileninhalte.
• Optionale Fehlererkennung: Varianten mit Parity (36 Bit) oder ECC im Server-/Workstation-Umfeld.
• Typische Spannungen: Desktop-EDO in 72-Pin-SIMMs meist 5 V; mobile EDO-SO-DIMMs häufig 3,3 V.
• Einsatzgebiete: PCs der 90er, Notebooks, Drucker, Mess- und Steuertechnik.

Historische Einordnung und aktuelle Entwicklungen: Auf EDO folgten BEDO (Burst EDO, selten eingesetzt) und dann SDR-SDRAM (PC66/PC100/PC133). Moderne Systeme nutzen DDR-SDRAM in mehreren Generationen bis hin zu heutigen Varianten. Gegenüber diesen synchronen Speicherarten bleibt EDO eine asynchrone, jedoch für seine Zeit effiziente Lösung, die in kompatibilitätskritischen Bestandsumgebungen weiterhin benötigt wird.

Funktionsweise des EDO-RAM

Zwischen den FPM- und EDO-RAMs ist der Unterschied beim sogenannten Pagemode-Betrieb erkennbar. Hierbei werden mehrere Bits der gleichen Speicherseite ausgelesen. Sind auf einer Seite Datenbits enthalten, so haben sie alle dieselbe Zeilenadresse, auch Row Address genannt. Die Spaltenadressen, Column Address, können jedoch unterschiedlich sein. Beim Datentransfer werden bei beiden RAM-Typen die unveränderten Zeilenadressen weggelassen. Von daher sind für das Auslesen der gespeicherten Daten in der Speicherseite nur noch die Spaltenadressen relevant, was natürlich zu einem Geschwindigkeitsvorteil führt.

Der Hauptunterschied liegt nun darin, dass beim FPM-RAM die Ungültigkeit einer Spaltenadresse durch eine steigende Flanke der CAS-Steuerleitung signalisiert wird. Hierdurch deaktiviert das FPM-RAM seine Datentreiber, wobei der Zustand der Datenausgänge solange undefiniert bleibt, bis durch Angabe einer erneuten Spaltenadresse und eine fallende Flanke der CAS-Leitung der Lesevorgang wiederholt wird. Von daher stellt ein FPM-RAM nur für einen sehr kurzen Zeitraum die ausgelesenen Daten im Pagemode an seinen Ausgängen bereit.

Beim EDO-RAM wird die steigende Flanke der CAS-Leitung ignoriert. Dadurch bleiben die Datentreiber aktiv, so dass die ausgelesenen Daten solange an den Ausgängen zur Verfügung gestellt werden, bis ein erneuter Lesevorgang erfolgt. Da die zur Verfügung gestellten Daten nun länger an den Ausgängen bleiben, konnte man EDO-RAMs soweit modifizieren, dass sie eine schnellere Zugriffszeit aufwiesen, in dem die Zykluszeit verringert wurde.

Im Pagemode erreichten EDO-RAMs dadurch einen geringen Geschwindigkeitsvorteil gegenüber den älteren FPM-Bausteinen. In der Regel passen EDO- und FPM-RAM-Speicherriegel in den gleichen Slots auf der Hauptplatine. Jedoch gibt es Mainboards, die keine EDO-Speicher unterstützen und eingesetzte EDO-RAMs als FPM ansprechen. Andersherum passen alle FPM-RAM-Bausteine auch in EDO-unterstützten Mainboards. Sie sind also abwärtskompatibel.

EDO-RAMs gibt es mit den Zugriffszeiten von 70, 60 und 50 Nanosekunden. Hauptplatinen, die mit einem Front Side Bus und 66 MHz-Taktfrequenz betrieben werden, können 70 ns EDO-RAMs nicht immer einwandfrei ansprechen. Am weitesten haben EDO-RAM-Module mit 32 MB Speicherkapazität Verwendung gefunden. Höhere Kapazitäten erwiesen sich als fehlerhaft und wurden letztlich durch die SDRAM-Module ersetzt.

Timings und Burst-Verhalten: Praktisch zeigt sich EDO-DRAM gegenüber FPM mit kürzeren Folgezyklen innerhalb einer Seite (Page). Während klassische FPM-Bursts oft als 5-3-3-3 Taktfolgen beschrieben wurden, ermöglicht EDO verkürzte Sequenzen (typisch 5-2-2-2, abhängig vom Chipsatz). Die Daten bleiben an den Ausgängen stabil, bis ein neuer Spaltenzugriff erfolgt – das erleichtert schnelle Lese-Bursts und erhöht die nutzbare Bandbreite.

• Relevante Parameter: tRAC (Row Access), tCAC (Column Access), RAS-to-CAS Delay, RAS Precharge, CAS Latency (bei asynchronen DRAMs als Zeitfenster, nicht als Taktzyklen).
• BIOS-Einstellungen: „EDO Enable“, „Memory Wait States“, „RAS-to-CAS Delay“ und „DRAM Read Burst“ sollten zur Stabilität passend zur Modulqualität gewählt werden.
• Kompatibilität: Mischen von FPM und EDO kann funktionieren, führt aber oft zu FPM-Fallback oder instabilen Timings; idealerweise gleiche Module pro Bank verwenden.
• BEDO (Burst EDO): Eine Weiterentwicklung mit optimierten Bursts, die sich jedoch gegen SDR-SDRAM nicht durchsetzte.

Abgleich mit moderneren Speichern: Gegenüber SDR/DDR-SDRAM fehlt EDO die Taktkopplung und tiefe interne Pipelining-Mechanismen. Moderne Generationen bieten höhere Bandbreite, geringere Latenzen pro Dateneinheit und fortgeschrittene Energie- sowie Fehlerfunktionen. In Altsystemen bleibt EDO jedoch die technisch richtige Wahl, wenn das Mainboard-Design darauf ausgelegt ist.

Dichte und Organisation: Häufige Chip-Organisationen sind x8 und x4. Hochdichte 64-MB-Module basieren oft auf 16Mx4-ICs und werden von vielen Chipsätzen der Zeit nicht korrekt adressiert. Niedrigdichte 32-MB-Module mit 4Mx4/2Mx8 sind breiter kompatibel. Für 66 MHz FSB sind qualitativ hochwertige 50-ns-EDO-Module meist stabiler.

Bauform des EDO-RAM

Oftmals wird die Bezeichnung EDO-RAM auch mit dem Begriff SIMM kombiniert. Hierbei handelt es sich um die Bauform des Speichermoduls. SIMM steht für Single Inline Memory Module und wurde insbesondere bei den ersten PCs eingesetzt. EDO-RAM SIMMs bieten den Vorteil einer einfachen Montage auf dem Mainboard eines PCs. Auf einem Riegel befinden sich meist 10 Speicherchips, teilweise auch doppelseitig, die über ihre Kontaktleiste mit der SIMM-Steckleiste auf dem Motherboard verbunden werden. Je nach Hauptplatine können zwischen 2 und 4 SIMMs verwendet werden.

72-Pin-SIMM ist die typische Bauform für EDO im Desktopbereich. Viele Boards der Pentium-Generation stellen einen 64-Bit-Speicherbus bereit, weshalb SIMMs häufig paarweise eingesetzt werden müssen (z. B. zwei identische 32-MB-Module). Varianten mit Paritätsbit besitzen zusätzliche Speicher-ICs (insgesamt oft 9 Chips pro Seite) für eine 36-Bit-Gesamtbreite (32 Bit Daten + 4 Bit Parität). Verpackungen der DRAM-ICs sind z. B. SOJ oder TSOP.

• Erkennungsmerkmale: Kerben/Schlüsselpositionen am 72-Pin-SIMM unterscheiden 5-V-Varianten von speziellen 3,3-V-Typen.
• Mobile Bauformen: Für Notebooks waren EDO-SO-DIMMs (typisch 144-Pin, 3,3 V) verbreitet. Diese sind nicht mechanisch kompatibel zu 72-Pin-SIMMs.
• Bankbestückung: Viele Mainboards verlangen die Bestückung kompletter Bänke mit identischen Modulen; gemischte Kapazitäten pro Bank können zu Instabilitäten führen.
• Wärme und Zuverlässigkeit: Ausreichende Belüftung und saubere Kontaktflächen der Steckleisten verhindern Kontaktprobleme (Oxidation, Mikrobewegungen).

Häufige Fragen und Antworten