Hinter der Abkürzung FPM-RAM verbirgt sich die Bezeichnung Fast Page Mode RAM. Dieser Speicherbaustein gehört zur Gruppe der DRAMs und stellt einen Halbleiterspeicher dar. Ein solcher Dynamic Random Access Memory ist so gefertigt, dass er einen wahlfreien Zugriff auf seine Speicherzellen gewährleistet. Diese Speicherzellen bestehen aus Kondensatoren, die entweder entladen oder geladen sind.

Zugänglich wird ein solcher Speicherbaustein über Schalttransistoren. Diese können die Speicherzellen lesen, löschen und wieder neu überschreiben. Generell ist ein FPM-RAM als flüchtiger Speicher zu bezeichnen, da nach Abschalten der Betriebsspannung der Inhalt verloren geht. Als Nachfolger wurde 1996 der wesentlich schnellere EDO-RAM in Computern als Arbeitsspeicher verwendet.

Einordnung und typische Einsatzzeit: FPM-RAM ist eine frühe, asynchrone DRAM-Variante, die vor allem in Rechnern der 386/486- und frühen Pentium-Ära genutzt wurde. Übliche Zugriffszeiten lagen bei etwa 60–80 ns, die Versorgungsspannung typischer Desktop-Module bei 5 V. Verbreitete Modulbauformen waren 30‑Pin- und 72‑Pin‑SIMMs.

Arbeitsprinzip im Page Mode: Beim Fast Page Mode bleibt eine gewählte Zeile (Row) geöffnet, sodass mehrere Spalten (Columns) hintereinander mit geringerem Overhead adressiert werden können. Dadurch lassen sich wiederholte Zugriffe innerhalb derselben Speicherseite beschleunigen.

Aufbau des FPM-RAM

Ein großer Vorteil eines DRAM ist die hohe Datendichte auf der verhältnismäßig kleinen Chipoberfläche und die günstigen Herstellungskosten. Sie haben für die weite Verbreitung des DRAM gesorgt. Ein Nachteil des FPM-RAMs ist jedoch, dass die gespeicherte Kondensatorleistung auch bei angelegter Spannung nachlässt, was sich durch sogenannte Leckströme bemerkbar macht. Um die gespeicherten Informationen nicht zu verlieren, müssen diese periodisch wieder aufgeladen werden. Die Informationen in jeder einzelnen Speicherzelle werden hierbei zeilenweise in einen Zwischenpuffer geschrieben und von dort mit voller Leistung wieder in die Speicherstelle zurückgeschrieben. Erst mit der Einführung der SRAMs konnte dieser Nachteil behoben werden.

Vom Aufbau her ist ein FPM-RAM ein eigenständiger IC-Schaltkreis, der teilweise auch als Speicherzelle eines größeren Chips ausgeführt ist. Durch den wahlfreien Zugriff auf jede einzelne Speicherzelle können die Informationen relativ rasch gelesen und geschrieben werden. Jeder Chiphersteller strukturiert seine eigenen Chips nach einem bestimmten hierarchischen Verfahren. Das Industriegremium JEDEC hat jedoch sichergestellt, dass trotz verschiedener Bauweisen die Speicherbausteine immer nach dem gleichen Schema angesprochen werden können. So passen FPM-RAM-Bausteine verschiedener Hersteller auch in die genormten Slots auf dem Motherboard eines Rechners.

Wie oben dargelegt, besteht eine Speicherzelle aus einem Transistor und einem Kondensator. Jede Speicherzelle kann dabei 1 Bit abspeichern. Bei der Herstellung wird zwischen dem früheren Planarttechnologieverfahren, der Stapel-Technologie und der Graben-Technologie unterschieden. Während bei der Plantechnologie die Bauelemente nebeneinander verdrahtet wurden, sitzt der Kondensator bei der Stapel-Technologie über dem Transistor. Wird dagegen der Kondensator in einen ungefähr 10 Mikrometer tiefen Graben in das Substrat geätzt, so spricht man von der Graben-Technologie.

Interne Organisation: FPM-DRAMs sind in einer Matrix aus Zeilen (Rows) und Spalten (Columns) organisiert. Row Address Strobe (RAS) wählt eine Zeile, Column Address Strobe (CAS) eine Spalte; ein Write Enable (WE)-Signal steuert Schreibvorgänge. Sense‑Verstärker dienen als Leseverstärker und als temporärer Puffer für die geöffnete Zeile.

• Signale: RAS, CAS, WE, Adressbus (multiplexed), Datenbus (D/Q), Chip‑Select
• Seitenzugriff: Einmal geöffnete Zeilen erlauben mehrere schnelle Spaltenzugriffe (Page Hits)
• Refresh: Periodisches Auffrischen jeder Zeile (z. B. alle ~64 ms) via RAS‑only- oder CAS‑before‑RAS‑Refresh

Gehäuse- und Modulvarianten: Häufige Chip-Gehäuse waren DIP, SOJ oder TSOP. Module lagen als 30‑Pin‑ oder 72‑Pin‑SIMMs vor; Varianten mit Paritätsbit (9‑Bit) existierten für Systeme mit Fehlererkennung. Typische Modulgrößen reichten von wenigen Megabyte bis zu mehreren Dutzend Megabyte.

Fertigungsverfahren und Auswirkungen:

• Planar: Strukturen liegen nebeneinander, geringere Integrationsdichte
• Stacked Capacitor (Stapel): Kondensator über dem Transistor, höhere Dichte
• Deep Trench (Graben): Kondensator im Substratgraben, kompakt, aber technologisch aufwendig

Leckströme und die daraus resultierende Refresh‑Pflicht bestimmen die Datenhaltezeit und den Energiebedarf im Betrieb.

Aktualität und Nachfolger: Nach FPM folgten EDO‑RAM und anschließend synchron getaktetes SDRAM. Moderne Systeme setzen auf DDR‑Generationen (DDR, DDR2, DDR3, DDR4, DDR5) sowie spezialisierte Low‑Power‑Varianten. Diese Entwicklung steigert Bandbreite, reduziert Latenz im Systemverbund und verbessert Effizienz – die grundlegende DRAM‑Zellphysik mit Transistor und Kondensator blieb erhalten.

Unterschiede des FPM-RAM zum EDO-Ram

Trotz gleicher Baugröße und gleicher Pin-Belegung unterscheiden sich beide RAMs nur durch den beim EDO-Ram bezeichneten Pagemode-Betrieb. Beim EDO-RAM können gleich mehrere Bits aus der gleichen Seite gelesen werden. Dadurch ist dieses etwas schneller als ein FPM-RAM. Die auf einer Speicherseite befindlichen Datenbits besitzen alle die gleiche Zeilenadresse und unterschiedliche Spaltenadressen. Der Geschwindigkeitsvorteil beim EDO-RAM resultiert nun daraus, dass beim Auslesen die gleichgebliebenen Zeilenadressen weggelassen werden. Beim FPM-RAM war das Auslesen der Spaltenadresse noch notwendig.

Dank der Abwärtskompatibilität können FPM-RAM-Bausteine auch auf Motherboards mit EDO-RAM-Unterstützung genutzt werden. Sie sind dann nur etwas langsamer beim Speicherzugriff. Bei älteren FPM-RAMs wird die Ungültigkeit der Spaltenadressen durch eine steigende Flanke bei der CAS-Steuerleitung angezeigt. Demzufolge deaktiviert der FPM-RAM seine benötigten Datentreiber. Hierbei verschwindet das gültige Datum von den externen Ausgängen. Erst wenn die Datenausgänge durch die Angabe einer neuen Spaltenadresse und eine fallende Flanke an der CAS-Leitung erneut geladen werden, stehen die gespeicherten Informationen wieder zur Verfügung. Im Pagemode stehen die ausgelesenen Daten beim FPM-RAM daher nur für einen sehr kurzen Zeitraum zur Verfügung und müssen periodisch aufgefrischt werden. FPM-RAM und EDO-RAM wurden letztlich durch das leistungsfähigere SDRAM ersetzt.

Technische Abgrenzung im Detail:

• Datenhaltezeit am Ausgang: Bei FPM werden die Ausgänge nach jeder Spaltenoperation tri‑stated; EDO hält die Daten länger gültig und erlaubt überlappende Zyklen
• Effekt auf Latenz: EDO verkürzt die effektive Spaltenzugriffszeit im Page‑Hit‑Szenario, typische Zugewinne 10–20 % (in manchen Systemen bis ~25 %)
• Timings: FPM häufig mit 70/60‑ns‑Chips, EDO oft mit 60/50‑ns‑Spezifikationen
• Kompatibilität: Viele EDO‑fähige Chipsätze akzeptieren FPM‑Module. Mischbestückung kann Takt/Timings auf den langsamsten Typ begrenzen und Paritätsoptionen beeinflussen

Heutiger Stand: Moderne Speicherarchitekturen setzen auf SDRAM‑Derivate bis hin zu DDR5 und aktuellen Low‑Power‑Generationen. Diese nutzen synchronisierte Busprotokolle, Prefetch‑Architekturen und höhere Transferraten – ein erheblicher Fortschritt gegenüber asynchronem FPM/EDO.

Häufige Fragen und Antworten